



Struttura di un microprocessore

FASI DI ELABORAZIONE DELLE ISTRUZIONI.

Diamo schematicamente i passi che costituiscono in linea di massima l'elaborazione delle due istruzioni:

- | | |
|-------------|---|
| ADD AL, Num | somma al contenuto del <i>registro accumulatore</i> AL il valore contenuto nella variabile <i>Num</i> |
| MOV Ris, AL | asigna alla variabile <i>Ris</i> , il valore contenuto nel registro accumulatore AL |

Supponiamo che inizialmente il Program Counter (PC) contenga come indirizzo della prossima istruzione da eseguire 0500_H e che l'accumulatore AL sia stato precedentemente inizializzato con il valore 8₁₀.

▪ Fetch (prelevamento di un'istruzione dalla memoria)

L'istruzione da eseguire deve essere prelevata dalla memoria RAM e trasportata all'interno del processore (CPU); l'*indirizzo di memoria* di detta istruzione è contenuta nel *Program Counter* (PC).

- ① Il contenuto del PC (nel ns. esempio 0500_H) è trasferito nel *Registro indirizzi* (MAR)
- ② Il contenuto di MAR è posto sul *bus indirizzi esterno*, in modo che il decodificatore della memoria decodifichi l'indirizzo 0500_H per accedere all'informazione contenuta nella corrispondente cella di memoria; contemporaneamente l'*unità di controllo* CU dà l'ordine attraverso il *bus di controllo* di leggere il contenuto di quella cella.
- ③ Il contenuto della locazione di memoria indirizzata è posto sul *bus dati* e viene trasferito nel *Registro Dati* (MDR).
- ④ Il contenuto di MDR, trattandosi di un codice operativo (istruzione ADD AL,Num), viene trasferito nel *Registro Istruzioni* (IR).

▪ Decode (decodifica dell'istruzione)

- ⑤ Il *codice operativo*, che indica l'operazione che deve essere svolta (nel nostro esempio ADD cioè addizione) e costituisce la prima parte dell'istruzione, viene inviato al decodificatore che a sua volta lo trasmette alla rete di controllo della CU, che provvede a generare i comandi necessari per eseguire l'istruzione di addizione.
- ⑥ La CU emette anche i segnali per incrementare opportunamente il Program Counter PC (nel nostro caso +3 perché la lunghezza dell'istruzione attuale è 3 byte) che così conterrà l'indirizzo (0503_H) della prossima istruzione (MOV Ris,AL) che sarà eseguita dopo il completamento di quella attuale.

▪ Execute (esecuzione dell'istruzione)

- ⑦ L'istruzione contiene oltre al *codice operativo* ADD anche il *campo operandi* e, su ordine sempre della CU, viene inviato nel registro MAR l'indirizzo per prelevare il contenuto della variabile allocata nella memoria RAM con il nome Num (nell'esempio MAR conterrà l'indirizzo di *Num*, cioè 0300_H).
- ⑧ A questo punto il contenuto di MAR è posto sul *bus indirizzi esterno*, e giungendo al decodificatore della memoria accede all'informazione contenuta nella corrispondente cella di memoria; contemporaneamente l'*unità di controllo* CU dà l'ordine attraverso il *bus di controllo* di leggere il contenuto di quella cella.
- ⑨ Il contenuto della locazione di memoria indirizzata è posto sul *bus dati* e viene trasferito nel Registro Dati (MDR).
- ⑩ Il contenuto di MDR, trattandosi di un operando, viene inviato alla ALU che, su ordine della CU è abilitata ad eseguire l'operazione di somma con il contenuto del registro accumulatore AL (che abbiamo supposto contenesse 8₁₀)
- ⑪ Il risultato viene posto nel registro accumulatore AL (28₁₀).
- ⑫ La ALU aggiorna anche il *Registro di Stato* (SR); in particolare setta i bit che indicano l'esito dell'operazione che si è appena conclusa e se essa ha generato degli errori ed eventualmente di quale tipo.

A questo punto inizia l'elaborazione dell'istruzione successiva (MOV Ris,AL).

Fetch: La CU dà ordine di trasferire il contenuto del PC (ora 0503_H) nel registro indirizzi (MAR) per prelevare l'istruzione MOV Ris, AL. Il contenuto della locazione di memoria indirizzata è posto sul *bus dati* e viene trasferito nel Registro Dati (MDR). Il contenuto di MDR, trattandosi di un codice operativo, viene trasferito nel *registro istruzioni* (IR).

Decode: Il codice operativo viene inviato al decodificatore che a sua volta la trasmette alla rete di controllo della CU; la CU provvede a generare i comandi necessari per eseguire l'istruzione e invia i segnali per incrementare opportunamente il Program Counter che così conterrà l'indirizzo (0506_H) della prossima istruzione che sarà eseguita dopo il completamento di quella attuale.

Execute: il *campo operandi* su ordine della CU, viene posto nel registro MAR (nell'esempio l'indirizzo di *Ris*: 0301_H). Contemporaneamente l'*unità di controllo* CU dà l'ordine attraverso il *bus di controllo* di scrivere nel registro dati MDR il contenuto del registro accumulatore AL; il contenuto di MDR attraverso il *bus dati esterno* viene memorizzato nella cella di memoria il cui indirizzo è in AR (la cella di memoria di nome *Ris* conterrà quindi, al completamento della seconda istruzione, 28₁₀).